职位描述
1.协助FPGA设计：参与模块级数字逻辑电路的设计与RTL代码编写（Verilog/VHDL）。
2.功能仿真与验证：使用仿真工具（如ModelSim、VCS等）进行模块级和系统级的功能仿真，撰写测试用例，分析仿真结果。
3.综合与时序分析：协助完成设计综合、静态时序分析（STA）以及必要的时序约束编写。
4.硬件调试与测试：在实验室环境下，使用逻辑分析仪、示波器等工具协助进行板级调试和问题定位。
5.文档编写：根据项目要求，编写设计文档、测试报告和技术总结文档。
职位要求
1、27届应届生及以上，电子工程、微电子、通信、计算机等相关专业。
2、扎实的数字电路基础，了解计算机体系结构；掌握至少一种硬件描述语言（Verilog或VHDL）；了解常用的EDA工具，如Vivado、Quartus II等。
3、具备良好的学习能力、逻辑思维能力和团队协作精神，对技术有热情，做事严谨细致。
4、出勤3个月以上，每周出勤不少于4天
